DIALOG(R) File 352: Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

WPI Acc No: 2002-102018/200214

XRPX Acc No: N02-075821

Digital drive unit for image display device, has resetting terminal which supplies reset signal to memory cell for resetting memory

Patent Assignee: SEIKO EPSON CORP (SHIH)
Inventor: NAKAMURA J; SEKI H; YONEKUBO M

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 2001343924 A 20011214 JP 200148478 A 20010223 200214 B
US 20020024508 A1 20020228 US 2001808143 A 20010315 200220

Priority Applications (No Type Date): JP 200087145 A 20000327

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 2001343924 A 22 G09G-003/20 US 20020024508 A1 G09G-005/00

Abstract (Basic): JP 2001343924 A

NOVELTY - A memory cell array consists of memory cells (21) which arranged in matrix shape. An address terminal (29a) which supplies address signal to the memory cell for controlling the transfer of data to a memory. Data terminals (29d1,29d2) supply data to the memory via memory cell. An output terminal outputs data from the memory. A resetting terminal (29p) supplies reset signal to memory cell for resetting the memory.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for an image display device.

USE - For image display device.

ADVANTAGE - Obtain image display device which shows multicolor image and ensures simple setting of memory cell to predetermined condition.

DESCRIPTION OF DRAWING(S) — The figure shows a block diagram illustrating the modification of a memory cell.

Memory cells (21)

Address terminal (29a)

Data terminals (29d1,29d2)

Resetting terminal (29p)

pp; 22 DwgNo 11/22

Title Terms: DIGITAL; DRIVE; UNIT; IMAGE; DISPLAY; DEVICE; RESET; TERMINAL;

SUPPLY; RESET; SIGNAL; MEMORY; CELL; RESET; MEMORY

Derwent Class: P81; P85; U14; V07

International Patent Class (Main): G09G-003/20; G09G-005/00

International Patent Class (Additional): G02B-026/08; G09G-003/34;

G09G-003/36; G11C-011/41; G11C-011/413

File Segment: EPI; EngPI

DIALOG(R) File 347: JAP10

(c) 2003 JPO & JAPIO. All rts. reserv.

DIGITAL DRIVING DEVICE AND PICTURE DISPLAY DEVICE USING THE SAME

PUB. NO.: 2001-343924 [JP 2001343924 A]

PUBLISHED: December 14, 2001 (20011214)

INVENTOR(s): NAKAMURA JUNICHI

SEKI HIDEYA

YONEKUBO MASATOSHI

APPLICANT(s): SEIKO EPSON CORP

APPL. NO.: 2001-048478 [JP 20011048478]

FILED: February 23, 2001 (20010223)

PRIORITY: 2000-087145 [JP 200087145], JP (Japan), March 27, 2000

(20000327)

INTL CLASS: G09G-003/20; G02B-026/08; G09G-003/34; G09G-003/36;

G11C-011/413: G11C-011/41

ABSTRACT

PROBLEM TO BE SOLVED: To provide a technology capable of easily setting the light emitting element such as optical modulation element provided in a picture display device to a prescribed state.

SOLUTION: This digital driving device is provided with a memory array including plural memory cells arranged in a matrix shape. The memory cell is provided with a storage part which is capable of storing supplied data and, also, is capable of holding an output corresponding to the data and a transferring element capable of transferring data to the storage part. Moreover, the cell is provided with an address terminal for supplying an address signal for controlling the operation of the transferring element to the transferring element, a data terminal which is connected to the transferring element and supplies data to the storage part via the transferring element and an output terminal for outputting the data stored in the storage part and, moreover, is provided with a rest terminal for supplying a reset signal for setting the output of the storage part to a prescribed state regardless of the data stored in the storage part to the storage part.

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開 号 特開2001-343924 (P2001-343924A)

(43)公開日 平成13年12月14日(2001.12.14)

(51) Int.CL'		識別記号	FI				7	·7] *(多考)
G 0 9 G	3/20	6 2 4	G 0	9 G	3/20		624B	2H041
		680					680C	5B015
G 0 2 B	26/08		G 0	2 B	26/08		D	5 C O O 6
G09G	3/34		G 0	9 G	3/34		J	5 C O 8 O
	3/36				3/36			
		審査請求	永簡末	謝ス	R項の數26	OL	(全 22 頁)	最終質に続く
(21)出票書	,	特 第 2001-48478(P2001-48478)	(71)	出東	•			
(22)出電日		平成13年2月23日(2001-2-23)		セイコーエブソン株式会社 育育業新校区開新校 2丁目 4 乗1 長				

(31)優先権主張番号 特職2000-87145(P2000-87145) (32)優先日 平成12年3月27日(2000.3,27)

(33)優先権主張国 日本 (JP) (72) 発明者 中村 旬-

長野県諏訪市大和三丁目3番5号 セイコ

ーエプソン株式会社内

(72)発明者 開 秀也

長野県諏訪市大和三丁目3番5号 セイコ

ーエブソン株式会社内

(74)代理人 100096817

弁理士 五十嵐 孝雄 (外3名)


最終頁に絞く

(54) 【発明の名称】 デジタル駆動装置およびこれを用いた画像表示装置

(57)【要約】

【課題】 画像表示装置に備えられる光変調素子などの 光射出素子を、容易に所定の状態に設定することのでき る技術を提供する。

【解決手段】 デジタル駆動装置は、マトリクス状に配 列された複数のメモリセルを含むメモリセルアレイを備 える。メモリセルは、供給されたデータを記憶するとと もにデータに応じた出力を保持可能な記憶部と、記憶部 にデータを転送可能な転送素子と、を備える。また、メ モリセルは、転送素子の動作を制御するためのアドレス 信号を転送素子に供給するためのアドレス端子と、転送 素子と接続され、データを転送素子を経て記憶部に供給 するためのデータ端子と、記憶部に記憶されたデータを 出力するための出力端子と、を備える。メモリセルは、 さらに、記憶部に記憶されたデータに関わらず、記憶部 の出力を所定の状態に設定するためのリセット信号を、 記憶部に供給するためのリセット端子を備える。



【特許請求の範囲】

【請求項1】 デジタル駆動装置であって、

マトリクス状に配列された複数のメモリセルを含むメモ リセルアレイを備え、

前記メモリセルは、

供給されたデータを記憶するとともに、前記データに応 じた出力を保持可能な記憶部と、

前記記憶部に、前記データを転送可能な転送索子と、 前記転送索子の動作を制御するためのアドレス信号を、 前記転送素子に供給するためのアドレス端子と、

前記転送素子と接続され、前記データを、前記転送素子 を経て前記記憶部に供給するためのデータ端子と、

前記記憶部に記憶された前記データを出力するための出 力端子と、

前記記憶部に記憶された前記データに関わらず、前記記 憶部の出力を所定の状態に設定するためのリセット信号 を、前記記憶部に供給するためのリセット端子と、を備 えることを特徴とするデジタル駆動装置。

【請求項2】 請求項】記載のデジタル駆動装置であっ τ.

前記記憶部は、

インバータと、

2入力NANDゲートまたは2入力NORゲートと、を 備えており、

前記インバータの入力端子には、前記2入力NANDゲ ートまたは前記2入力NORゲートの出力端子が接続さ れており、

前記2入力NANDゲートまたは前記2入力NORゲー トの一方の入力端子には、前記インバータの出力端子が 接続されており、他方の入力端子には、前記リセット端 30 子が接続されている、デジタル駆動装置。

【請求項3】 請求項2記載のデジタル駆動装置であっ τ.

前記メモリセルは、さらに、

前記記憶部からの出力電圧を変換するためのバッファ回 路を備える、デジタル駆動装置。

【請求項4】 請求項2記載のデジタル駆動装置であっ

前記メモリセルアレイは、さらに、

複数の第1の信号線であって、各第1の信号線が、行方 40 向に沿って配列された1組のメモリセル群に含まれる1 組のアドレス端子群を並列に接続する、前記複数の第1 の信号線と、

複数の第2の信号線であって、各第2の信号線が、列方 向に沿って配列された1組のメモリセル群に含まれる1 組のデータ端子群を並列に接続する、前記複数の第2の 信号線と、

複数の第3の信号線であって、各第3の信号線が、前記 行方向に沿って配列された前記1組のメモリセル群に含 まれる1組のリセット端子群を並列に接続する、前記複 50 に供給するためのデータ端子と、

数の第3の信号線と、を備え、

前記デジタル駆動装置は、さらに、

前記複数の第1の信号線を介して、前記行方向に沿って 配列された各組のメモリセル群に、前記アドレス信号を 順次供給するための第1のドライバ回路と、

前記複数の第2の信号線を介して、前記列方向に沿って 配列された各組のメモリセル群に、前記データ信号を一 斉に供給するための第2のドライバ回路と、

前記複数の第3の信号線を介して、前記行方向に沿って 10 配列された各組のメモリセル群に、前記リセット信号を 順次供給するための第3のドライバ回路と、を備える、 デジタル駆動装置。

【請求項5】 請求項4記載のデジタル駆動装置であっ

前記第3のドライバ回路は、前記第1のドライバ回路が 特定の組のメモリセル群に対して前記アドレス信号を供 給した後の所定のタイミングで、前記特定の組のメモリ セル群に対して前記リセット信号を供給可能である、デ ジタル駆動装置。

【請求項6】 請求項5記載のデジタル駆動装置であっ 20 て.

前記所定のタイミングは、変更可能である、デジタル駆 動装置。

【請求項7】 請求項5記載のデジタル駆動装置であっ て、さらに、

1フレーム期間内に、前記第1のドライバ回路および前 記第3のドライバ回路に、前記アドレス信号および前記 リセット信号を出力させるための制御回路を備える、デ ジタル駆動装置。

【請求項8】 画像表示装置であって、

請求項 1 記載のデジタル駆動装置と、

前記デジタル駆動装置に含まれる前記複数のメモリセル からの出力に応じて、光を射出する複数の光射出素子を 含む光射出装置と、を備えることを特徴とする画像表示

【請求項9】 請求項8記載の画像表示装置であって、

前記光射出装置からの光を投写するためのレンズを備え ス 画像表示装置。

【請求項10】 請求項8記載の画像表示装置であっ

前記複数の光射出素子のそれぞれは、外部から与えられ た光を変調して射出する、画像表示装置。

【請求項11】 デジタル記憶ユニットであって、 光変調素子の状態を示すデータを保持するための記憶部

前記記憶部に前記データを転送可能なアクティブ素子

前記アクティブ素子を介して、前記データを前記記憶部

前記アクティブ素子を制御するためのアドレス信号を、 前記アクティブ素子に供給するためのアドレス端子と、 前記記憶部をリセットするためのリセット信号を、前記 記憶部に供給するためのリセット端子と、を備えること を特徴とするデジタル記憶ユニット。

【請求項12】 請求項11記載のデジタル記憶ユニッ トであって、

前記記憶部は、リセット機能付きのSRAM回路であ る。デジタル記憶ユニット。

【請求項】3】 請求項】2記載のデジタル記憶ユニッ 10 あって、 トであって、

前記SRAM回路は、

一方の入力端子に前記リセット信号が入力される2入力 NANDゲートまたは2入力NORゲートと、 インバータと、を備えており、

前記2入力NANDゲートまたは前記2入力NORゲー トと、前記インバータとは、ループ接続されている、デ ジタル記憶ユニット。

【請求項14】 請求項11記載のデジタル記憶ユニッ トであって、さらに、

前記記憶部の出力電圧を変換して前記光変調素子に伝達 するためのバッファ回路を備える、デジタル記憶ユニッ

【請求項15】 デジタル記憶装置であって、

2次元に配置された請求項11記載の複数のデジタル記 憶ユニットと、

複数の第1の信号線であって、各第1の信号線は、第1 の方向に並んだ 1 組のデジタル記憶ユニット群に含まれ る1組のアドレス端子群を並列に接続し、各第1の信号 線には、前記アドレス信号が供給される、前記複数の第 30 前記複数の部分ドライバ回路のそれぞれは、前記複数の 1の信号線と、

複数の第2の信号線であって、各第2の信号線は、前記 第1の方向に直交する第2の方向に並んだ1組のデジタ ル記憶ユニット群に含まれる1組のデータ端子群を並列 に接続し、各第2の信号線には、前記データ信号が供給 される、前記複数の第2の信号線と、

複数の第3の信号線であって、各第3の信号線は、前記 第1の方向に並んだ1組のデジタル記憶ユニット群に含 まれる1組のリセット端子群を並列に接続し、各第3の 信号線には、前記リセット信号が供給される、前記複数 40 請求項16記載のデジタル駆動装置と、 の第3の信号線と、を備えることを特徴とするデジタル 記憶装置

【請求項16】 デジタル駆動装置であって、

請求項15記載のデジタル記憶装置と、

前記複数の第1の信号線に前記アドレス信号を供給する ための第1のドライバ回路と、

前記複数の第2の信号線に前記データ信号を供給するた めの第2のドライバ回路と、

前記複数の第3の信号線に前記リセット信号を供給する ための第3のドライバ回路と、を備えることを特徴とす 50 前記第3のドライバ回路に、前記第1のドライバ回路が

るデジタル駆動装置。

【請求項17】 請求項16記載のデジタル駆動装置で あって、

前記第3のドライバ回路は、前記第1のドライバ回路が 特定の組のデジタル記憶ユニット群に対して前記アドレ ス信号を供給した後の所定のタイミングで、前記特定の 組のデジタル記憶ユニット群に対して前記リセット信号 を供給可能である、デジタル駆動装置。

【請求項18】 請求項16記載のデジタル駆動装置で

前記第1のドライバ回路は、

シフトレジスタ回路とAND論理回路とを備える、デジ タル駆動装置。

【請求項19】 請求項16記載のデジタル駆動装置で あって、

前記第3のドライバ回路は、

シフトレジスタ回路とAND論理回路とを備える、デジ タル駆動装置。

【請求項20】 請求項16記載のデジタル駆動装置で 20 あって、

前記第2のドライバ回路は、

シフトレジスタ回路とアナログスイッチ回路とを備え、 前記アナログスイッチ回路には、前記データ信号を出力 するタイミングを制御するためのイネーブル信号が供給 される、デジタル駆動装置。

【請求項21】 請求項16記載のデジタル駆動装置で あって、

前記第2のドライバ回路は、複数の部分ドライバ回路を 備え.

デジタル記憶ユニットのうちの少なくとも一部に、前記 データ信号を供給する、デジタル駆動装置。

【請求項22】 請求項17記載のデジタル駆動装置で あって、さらに、

前記第1のドライバ回路および前記第3のドライバ回路 に、同一のフレーム期間内に前記アドレス信号および前 記リセット信号を出力させるための制御回路を備える、 デジタル駆動装置。

【請求項23】 画像表示装置であって、

前記デジタル駆動装置に含まれる前記複数のデジタル記 憶ユニットのそれぞれによって駆動される前記光変調素 子と、を備えることを特徴とする画像表示装置。

【請求項24】 請求項23記載の画像表示装置であっ て、さらに、

前記光変調素子からの光を投写するレンズを備える、画 像表示装置。

【請求項25】 請求項16記載のデジタル駆動装置の 制御方法であって、

特定の組のデジタル記憶ユニット群に対して前記アドレ ス信号を供給した後の所定のタイミングで、前記特定の 組のデジタル記憶スニット群に対して前記リセット信号 を供給させる工程を含むことを特徴とするデジタル駆動 装置の制御方法。

【請求項26】 請求項25記載の制御方法であって、 前記アドレス信号と前記リセット信号とは、同一のフレ ーム期間内に供給される、デジタル駆動装置の制御方 佉.

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、画像表示装置に 関し、特に、光射出装置を駆動するためのデジタル駆動 装置に関する。

[0002]

【従来の技術】画像表示装置においては、種々の方式で マルチカラーの画像が表現される。第1の方式は、プロ ジェクタなどに用いられる3板方式である。この方式で は、例えば、赤、緑、青の3つの色光に対応する3つの 液晶パネルが用いられ、3つの液晶パネルによって生成 20 的とする。 された3つの色画像を合成することによりマルチカラー の画像を表現する。第2の方式は、直視型の画像表示装 置に用いられるカラーフィルタ方式である。との方式で は、例えば、射出する色の異なる3つの光変調素子(液 晶セル) によって1つの画素が構成される1つの液晶パ ネルが用いられ、空間的な混色によりマルチカラーの画 像を表現する。第3の方式は、カラーシーケンシャル方 式である。この方式では、例えば、1つの液晶パネルに 3つの色光を順次照射し、液晶パネルによって生成され よりマルチカラーの画像を表現する。

【0003】上記のような画像表示装置は、通常、液晶 バネルなどの光変調装置と、光変調装置を駆動するデジ タル駆動装置と、を備えている。デジタル駆動装置は、 光変調装置に含まれる複数の光変調素子をそれぞれ駆動 するための複数のメモリセルを含むメモリセルアレイを 備えている。

【0004】ところで、画像表示装置では、画像の書き 換えの際などに、各光変調素子を、オフ状態(光を射出 しない状態)などの所定の状態に、強制的に設定したい 40 場合がある。特に、上記のカラーシーケンシャル方式を 採用する画像表示装置では、デジタル駆動装置は、光変 調装置に順次照射される各色光に適した各色画像データ を用いて、光変調装置を駆動する必要がある。このた め、デジタル駆動装置は、光変調装置に各色光が照射さ れる前に、各光変調素子を一旦オフ状態に設定する必要 がある。

[0005]

【発明が解決しようとする課題】しかしながら、従来の

状態に設定するのは、比較的困難であるという問題があ った。これは、従来では、1画面の色画像を表示するた めに、2つのサブフレーム期間を用いなければならず、 比較的時間が掛かるためである。すなわち、従来では、 第1のサブフレーム期間において、各光変調素子を選択 的にオン状態(光を射出する状態)とし、2番目のサブ フレーム期間において、各光変調素子を必ずオフ状態と している。具体的には、デジタル駆動装置の各メモリセ

ルには、第1のサブフレーム期間において、色画像デー 10 タが書き込まれ、第2のサブフレーム期間において、各 光変調素子をオフ状態とするための所定のデータが再度 書き込まれる。

【0006】なお、上記の問題は、カラーシーケンシャ ル方式を採用した画像表示装置に限らず、他の方式を採 用する画像表示装置にも共通する問題である。

【0007】この発明は、従来技術における上述の課題 を解決するためになされたものであり、画像表示装置に 備えられる光変調素子などの光射出素子を、容易に所定 の状態に設定することのできる技術を提供することを目

[0008]

【課題を解決するための手段およびその作用・効果】上 述の課題の少なくとも一部を解決するため、本発明の第 1の装置は、デジタル駆動装置であって、マトリクス状 に配列された複数のメモリセルを含むメモリセルアレイ を備え、前記メモリセルは、供給されたデータを記憶す るとともに、前記データに応じた出力を保持可能な記憶 部と、前記記憶部に、前記データを転送可能な転送素子 と、前記転送素子の動作を制御するためのアドレス信号 る各色画像を順次表示して、人間の眼の時間的な混色に 30 を、前記転送素子に供給するためのアドレス端子と、前 記転送素子と接続され、前記データを、前記転送素子を 経て前記記憶部に供給するためのデータ端子と、前記記 憶部に記憶された前記データを出力するための出力端子 と、前記記憶部に記憶された前記データに関わらず、前 記記憶部の出力を所定の状態に設定するためのリセット 信号を、前記記憶部に供給するためのリセット端子と、 を備えることを特徴とする。

> 【0009】とのデジタル駆動装置では、各メモリセル は、リセット端子を備えている。これにより、記憶部に 記憶されたデータに関わらず、記憶部の出力を、容易に 所定の状態に設定することが可能となる。そして、この デジタル駆動装置を、光射出装置を備える画像表示装置 に適用すれば、光射出素子を、容易に所定の状態に設定 することが可能となる。

【0010】上記の装置において、前記記憶部は、イン パータと、2入力NANDゲートまたは2入力NORゲ ートと、を備えており、前記インバータの入力端子に は、前記2入力NANDゲートまたは前記2入力NOR ゲートの出力端子が接続されており、前記2入力NAN デジタル駆動装置を用いる場合には、光変調素子をオフ 50 Dゲートまたは前記2入力NORゲートの一方の入力端 子には、前記インバータの出力端子が接続されており、 他方の入力端子には、前記リセット端子が接続されてい ることが好ましい。

【0011】とのようにすれば、記憶部を比較的簡単に 構成することができる。

【0012】上記の装置において、前記メモリセルは、 さらに、前記記憶部からの出力電圧を変換するためのバ ッファ回路を備えることが好ましい。

【0013】 こうすれば、各メモリセルは、任意の電圧 消費電力を低減させることができる。そして、このデジ タル駆動装置を、光射出装置を備える画像表示装置に適 用すれば、任意の電圧レベルで動作する光射出素子を駆 動することが可能となる。

【0014】上記の装置において、前記メモリセルアレ イは、さらに、複数の第1の信号線であって、各第1の 信号線が、行方向に沿って配列された1組のメモリセル 群に含まれる1組のアドレス端子群を並列に接続する、 前記複数の第1の信号線と、複数の第2の信号線であっ のメモリセル群に含まれる1組のデータ端子群を並列に 接続する、前記複数の第2の信号線と、複数の第3の信 号線であって、各第3の信号線が、前記行方向に沿って 配列された前記 1 組のメモリセル群に含まれる 1 組のリ セット端子群を並列に接続する、前記複数の第3の信号 線と、を備え、前記デジタル駆動装置は、さらに、前記 複数の第1の信号線を介して、前記行方向に沿って配列 された各組のメモリセル群に、前記アドレス信号を順次 供給するための第1のドライバ回路と、前記複数の第2 のメモリセル群に、前記データ信号を一斉に供給するた めの第2のドライバ回路と、前記複数の第3の信号線を 介して、前記行方向に沿って配列された各組のメモリセ ル群に、前記リセット信号を順次供給するための第3の ドライバ回路と、を備えることが好ましい。

【0015】こうすれば、行方向に沿って配列された各 組のメモリセル群の出力状態を、順次所定の状態に設定 することができる。

【0016】上記の装置において、前記第3のドライバ ル群に対して前記アドレス信号を供給した後の所定のタ イミングで、前記特定の組のメモリセル群に対して前記 リセット信号を供給可能であることが好ましい。

【0017】 こうすれば、記憶部にデータが書き込まれ た後の所定のタイミングで、記憶部の出力を所定の状態 に設定することができる。そして、このデジタル駆動装 置を、光射出装置を備える画像表示装置に適用すれば、 各光射出素子を所定のタイミングで所定の状態に設定す ることができる。

【0018】上記の装置において、前記所定のタイミン 50 る。したがって、光変調素子を、容易に所定の状態に設

グは、変更可能であることが好ましい。

【0019】 こうすれば、記憶部にデータが書き込まれ た後の所望のタイミングで、記憶部の出力を所定の状態 に設定することができる。そして、このデジタル駆動装 置を、光射出装置を備える画像表示装置に適用すれば、 各光射出素子を所望のタイミングで所定の状態に設定す ることができ、この結果、光射出装置における光の射出 時間を調整することができる。

【0020】上記の装置において、さらに、1フレーム レベルで出力することができるとともに、記憶部自体の 10 期間内に、前記第1のドライバ回路および前記第3のド ライバ回路に、前記アドレス信号および前記リセット信 号を出力させるための制御回路を備えることが好まし

【0021】 こうすれば、同一のフレーム期間内に、ア ドレス信号とリセット信号とを各メモリセルに供給する ことができるので、1フレーム期間内にデータを書き換 えることができる。そして、このデジタル駆動装置を、 光射出装置を備える画像表示装置に適用すれば、1フレ ーム期間毎に異なる画像を表示することが可能となる。 て、各第2の信号線が、列方向に沿って配列された1組 20 【0022】本発明の第2の装置は、画像表示装置であ って、上記のいずれかに記載のデジタル駆動装置と、前 記デジタル駆動装置に含まれる前記複数のメモリセルか らの出力に応じて、光を射出する複数の光射出素子を含 む光射出装置と、を備えることを特徴とする。

【0023】 この画像表示装置では、本発明の第1の装 置であるデジタル駆動装置が用いられているので、光射 出素子を、容易に所定の状態に設定することが可能とな 3.

【0024】上記の装置において、さらに、前記光射出 の信号線を介して、前記列方向に沿って配列された各組 30 装置からの光を投写するためのレンズを備えるようにし

> 【0025】 こうすれば、プロジェクタを構成すること ができる。

> 【0026】上記の装置において、前記複数の光射出素 子のそれぞれは、外部から与えられた光を変調して射出 するようにしてもよい。

【0027】本発明の第3の装置は、デジタル記憶ユニ ットであって、光変調素子の状態を示すデータを保持す るための記憶部と、前記記憶部に前記データを転送可能 回路は、前記第1のドライバ回路が特定の組のメモリセ 40 なアクティブ素子と、前記アクティブ素子を介して、前 記データを前記記憶部に供給するためのデータ端子と、 前記アクティブ素子を制御するためのアドレス信号を、 前記アクティブ素子に供給するためのアドレス端子と、 前記記憶部をリセットするためのリセット信号を、前記 記憶部に供給するためのリセット端子と、を備えること を特徴とする。

【0028】このデジタル記憶ユニットは、リセット端 子を備えている。これにより、記憶部に保持されたデー タに関わらず、記憶部をリセットすることが可能とな

定することが可能となる。

【0029】上記の装置において、前記記憶部は、リセ ット機能付きのSRAM回路であってもよい。

【0030】上記の装置において、前記SRAM回路 は、一方の入力端子に前記リセット信号が入力される2 入力NANDゲートまたは2入力NORゲートと、イン パータと、を備えており、前記2入力NANDゲートま たは前記2入力NORゲートと、前記インバータとは、 ループ接続されていることが好ましい。

【0031】とのようにすれば、記憶部を比較的簡単に 10 構成することができる。

【0032】さらに、上記の装置において、前記記憶部 の出力電圧を変換して前記光変調素子に伝達するための パッファ回路を備えることが好ましい。

【0033】 こうすれば、各デジタル記憶ユニットは、 任意の電圧レベルで動作する光変調素子を駆動すること が可能となる。

【0034】本発明の第4の装置は、デジタル記憶装置 であって、2次元に配置された上記のいずれかに記載の 複数のデジタル記憶ユニットと、複数の第1の信号線で 20 【0044】こうすれば、複数の第2の信号線に、デー あって、各第1の信号線は、第1の方向に並んだ1組の デジタル記憶ユニット群に含まれる1組のアドレス端子 群を並列に接続し、各第1の信号線には、前記アドレス 信号が供給される、前記複数の第1の信号線と、複数の 第2の信号線であって、各第2の信号線は、前記第1の 方向に直交する第2の方向に並んだ1組のデジタル記憶 ユニット群に含まれる1組のデータ端子群を並列に接続 し、各第2の信号線には、前記データ信号が供給され る、前記複数の第2の信号線と、複数の第3の信号線で あって、各第3の信号線は、前記第1の方向に並んだ1 30 【0047】上記の装置において、前記第1のドライバ 組のデジタル記憶ユニット群に含まれる1組のリセット 端子群を並列に接続し、各第3の信号線には、前記リセ ット信号が供給される、前記複数の第3の信号線と、を 備えることを特徴とする。

【0035】このデジタル記憶装置では、複数のデジタ ル記憶ユニットが2次元に配置されているので、画像デ ータなどの2次元のデータを記憶することができる。

【0036】本発明の第5の装置は、デジタル駆動装置 であって、上記のデジタル記憶装置と、前記複数の第1 の信号線に前記アドレス信号を供給するための第1のド 40 【0049】本発明の第6の装置は、画像表示装置であ ライバ回路と、前記複数の第2の信号線に前記データ信 号を供給するための第2のドライバ回路と、前記複数の 第3の信号線に前記リセット信号を供給するための第3 のドライバ回路と、を備えることを特徴とする。

【0037】上記の装置において、前記第3のドライバ 回路は、前記第1のドライバ回路が特定の組のデジタル 記憶ユニット群に対して前記アドレス信号を供給した後 の所定のタイミングで、前記特定の組のデジタル記憶ユ ニット群に対して前記リセット信号を供給可能であると とが好ましい。

【0038】こうすれば、記憶部にデータが き込まれ た後の所定のタイミングで、記憶部をリセットすること ができるので、各光変調素子を所定のタイミングで所定 の状態に設定することが可能となる。

【0039】上記の装置において、前記第1のドライバ 回路は、シフトレジスタ回路とAND論理回路とを備え るようにしてもよい。

【0040】こうすれば、時間的な分解能の比較的高い アドレス信号を出力することができる。

【0041】また、上記の装置において、前記第3のド ライバ回路は、シフトレジスタ回路とAND論理回路と を備えるようにしてもよい。

【0042】とうすれば、時間的な分解能の比較的高い リセット信号を出力することができる。

【0043】上記の装置において、前記第2のドライバ 回路は、シフトレジスタ回路とアナログスイッチ回路と を備え、前記アナログスイッチ回路には、前記データ信 号を出力するタイミングを制御するためのイネーブル信 号が供給されるようにしてもよい。

タ信号を与えるタイミングを精度良く決定することがで きる。

【0045】上記の装置において、前記第2のドライバ 回路は、複数の部分ドライバ回路を備え、前記複数の部 分ドライバ回路のそれぞれは、前記複数のデジタル記憶 ユニットのうちの少なくとも一部に、前記データ信号を 供給するようにしてもよい。

【0046】こうすれば、各デジタル記憶ユニットに、 データ信号を比較的速く供給することができる。

回路および前記第3のドライバ回路に、同一のフレーム 期間内に前記アドレス信号および前記リセット信号を出 力させるための制御回路を備えるようにしてもよい。

【0048】とうすれば、同一のフレーム期間内に、ア ドレス信号とリセット信号とを各デジタル記憶ユニット に供給することができるので、1フレーム期間内にデー タを書き換えることができる。そして、各光変調素子 は、1フレーム期間毎に異なる画像を表示することが可 能となる。

って、上記のいずれかに記載のデジタル駆動装置と、前 記デジタル駆動装置に含まれる前記複数のデジタル記憶 ユニットのそれぞれによって駆動される前記光変調素子 と、を備えることを特徴とする。

【0050】との画像表示装置では、本発明の第5の装 置であるデジタル駆動装置が用いられているので、光変 調素子を、容易に所定の状態に設定することが可能とな

【0051】さらに、上記の装置において、前記光変調 50 素子からの光を投写するレンズを備えるようにしてもよ

L.

【0052】こうすれば、プロジェクタを構成すること ができる。

【0053】本発明の方法は、上記のデジタル駆動装置 の制御方法であって、前記第3のドライバ回路に、前記 第1のドライバ回路が特定の組のデジタル記憶ユニット 群に対して前記アドレス信号を供給した後の所定のタイ ミングで、前記特定の組のデジタル記憶ユニット群に対 して前記リセット信号を供給させる工程を含むことを特 徴とする。

【0054】 こうすれば、記憶部にデータが書き込まれ た後の所定のタイミングで、記憶部をリセットすること ができるので、各光変調素子を所定のタイミングで所定 の状態に設定することが可能となる。

【0055】上記の方法において、前記アドレス信号と 前記リセット信号とは、同一のフレーム期間内に供給さ れることが好ましい。

【0056】とうすれば、同一のフレーム期間内に、ア ドレス信号とリセット信号とを各デジタル記憶ユニット に供給することができるので、1フレーム期間内にデー 20 タを書き換えることができる。そして、各光変調素子 は、1フレーム期間毎に異なる画像を表示することが可 能となる。

[0057]

【発明の実施の形態】次に、本発明の実施の形態を実施 例に基づいて以下の順序で説明する。

A. 第1実施例:

A-1. 画像表示装置:

A-2. 画像形成部:

A-3. デジタル駆動装置:

A-4. 変形例:

B. 第2実施例:

B-1. 変形例:

【0058】A. 第1実施例:

A-1. 画像表示装置:図1は、本発明の第1実施例に おける画像表示装置50を示す説明図である。この画像 表示装置50は、プロジェクタであり、光源装置51 と、回転色フィルタ52と、モータ53と、画像形成部 (画像表示ユニット) 54と、制御回路 (画像制御回 路)55と、投写レンズ56と、を備えている。

【0059】光源装置51は、白色光を射出する。回転 色フィルタ52は、略円形形状を有しており、3つの領 域に区分されている。3つの領域には、赤、緑、青の3 つの色光をそれぞれ選択して透過するフィルタが設けら れている。回転色フィルタ52は、モータ53によって 駆動されて回転し、光源装置51から射出された白色光 のうち、赤、緑、青の3つの色光を順次抽出して射出す

【0060】画像形成部54は、導光板1とスイッチン

動装置33と、を備えている。回転色フィルタ52から 射出された各色光しは、導光板1に順次入射する。スイ ッチング部32は、デジタル駆動装置33によって駆動 され、導光板1に入射した各色光しを順次変調(スイッ チング) する。なお、画像形成部54は、各色光しを画 素毎に、図中上方に向けて射出することができる。画素 毎に射出された各色光は、各色の画像を表す色画像光し aを形成する。

【0061】制御回路55は、回転色フィルタ52と画 10 像形成部54との動作を制御する。制御回路55は、モ ータ制御信号のmをモータ53に供給する。また、制御 回路55は、色画像データ信号のdとアドレス信号(走 査信号) φ a とリセット信号φ r とを画像形成部54に 供給する。ことで、色画像データ信号のdは、各色光に 適した各色画像を表す信号である。アドレス信号 ø a は、デジタル駆動装置33が色画像データ信号φdを内 部のメモリに記憶するための信号である。リセット信号 φrは、デジタル駆動装置33が内部のメモリに記憶さ れたデータをリセットするための信号である。

【0062】上記の4つの信号φm、φd、φa、φr は、互いに同期している。これにより、画像形成部54 は、回転色フィルタ52から特定の色光が供給されると きに、その特定の色光に適した色画像データ信号のdを 用いて、色画像光Laを生成することができる。

【0063】なお、本実施例におけるデジタル駆動装置 33と制御回路55とが、本発明におけるデジタル駆動 装置に相当する。

【0064】投写レンズ56は、画像形成部54から射 出された各色画像光しaを順次スクリーンSCに投写す 30 る。そして、スクリーンSC上で、各色画像が時間的に 混色されることにより、マルチカラーの画像が表現され る.

【0065】上記のように、本実施例の画像表示装置5 0は、カラーシーケンシャル方式でマルチカラーの画像 を表現している。カラーシーケンシャル方式では、通 常、1つの光変調素子が1つの画素を構成しており、各 画素がマルチカラーを表現することができる。したがっ て、前述のカラーフィルタ方式の場合と比べて、解像度 の高い画像を得ることができるという利点があるととも 40 に、3板方式やカラーフィルタ方式の場合と比べ、画像 表示装置を小型化することができるという利点もある。 また、カラーシーケンシャル方式では、色画像を更新す る際に、色画像がインタレースあるいはノンインタレー スで部分的に更新されることがないので、フリッカの発 生が少なく、質の高い画像を表示することができるとい う利点もある。

【0066】A-2. 画像形成部: 図2は、図1の画像 形成部54を拡大して示す説明図である。なお、本実施 例では、光変調装置35は、デジタル駆動装置33上に グ部32とで構成される光変調装置35と、デジタル駆 50 積層されており、画像形成部54は1チップ化されてい る。具体的には、デジタル駆動装置33上に、スイッチ ング部32が積層されており、さらに導光板1が積層さ れている。なお、デジタル駆動装置33は、半導体基板 20上に作製された画像メモリ装置 (半導体メモリ装 置) である。

13

【0067】画像形成部54は、マトリクス状に配列さ れた複数の画素形成部30を含んでいる。図2では、1 つの画素を形成する1つの画素形成部30が描かれてい る。なお、後述するように、図2(A), (B)は、そ れぞれ、画素形成部30のオン状態とオフ状態とを示し 10 極8との間に空間が形成されている。上電極7は、弾性 ている。

【0068】各画素形成部30は、光変調素子(光スイ ッチング素子) 10とメモリセル (デジタル記憶ユニッ ト) 21とを含んでいる。そして、各光変調素子10 は、導光板1とスイッチング部32とを含んでいる。

【0069】導光板1は、透光性の板材である。導光板 1は、単体では、各色光しを全反射して伝達可能な導光 路(光ガイド)として機能する。具体的には、各色光し は、導光板1の下面1aで全反射する角度で、導光板1 1 b で繰り返し全反射されつつ、導光板 1 内を損失なく 伝搬する。 このため、導光板 1 は、単体では、各色光し を、2つの全反射面 la, lbの間に閉じ込めることが できる。

【0070】ところで、導光板1の全反射面1a, 1b 近傍では、色光しが、導光板1から僅かな距離だけ一旦 漏出し、再び導光板1の内部に戻っている。このよう に、全反射面la、lbから漏出する光は、エバネセン ト波と呼ばれる。エバネセント波は、光の波長程度の距 離だけ全反射面から漏出する。したがって、全反射面に 30 対して、光の波長程度またはそれ以下の距離だけ離れた 位置に、他の光学部材を接近させることにより、エバネ セント波を抽出することができる。本実施例の光変調素 子10は、エバネセント波を利用して光をスイッチング するエバネセント光スイッチング素子(ESD)であ る。具体的には、各光変調素子10は、導光板1の下面 1 a にスイッチング部32の上面を接近させたり離した りすることにより、導光板 1 内を伝搬する色光を比較的 高速で変調 (スイッチング) することができる。

【0071】スイッチング部32は、反射ブリズム(マ 40 イクロブリズム) 4と、反射プリズム4を支持するサポ ート構造5と、アクチュエータ部6と、を含んでいる。 【0072】反射プリズム4は、V字型の断面形状を有 する透光性部材であり、導光板1の下面1aに略平行な 抽出面(接触面)4 a を有している。図2(A)に示す ように、抽出面4aを全反射面1aに接近させると、反 射プリズム4は、エバネセント波を抽出することができ る。反射プリズム4は、抽出したエバネセント波を、反 射プリズム4とサポート構造5との界面において反射す

ほぼ垂直な方向に射出される。

【0073】アクチュエータ部6は、反射プリズム4を 支持するサポート構造5を、静電駆動する。 アクチュエ ータ部6は、サポート構造5が機械的に連結された上電 価7と、上電極7と対峙する下電極8と、を備えてい る。上電極7のアンカープレート9と、下電極8とは、 半導体基板20の最上面20aに積層されている。上電 極7は、アンカープレート9から上方に伸びた支柱9a によって支持されており、これにより、上電極7と下電 部材としての機能を部分的に備えている。

【0074】上電極7の電位は、支柱9aおよびアンカ ープレート9を介して、接地電位に設定されている。下 電衝8の電位は、メモリセル21によって設定される。 すなわち、下電極8の電位は、メモリセル21の出力に 応じて変化する。上電極7は、2つの電極7,8間に動 く静電力によって上下に移動する。

【0075】下電極8の電位が上電極7の電位とほぼ同 じに設定される場合には、図2(A)に示すように、上 に入射する。そして、各色光しは、下面1aおよび上面 20 電極7は、下電極8から離れた位置に配置される。この とき、反射プリズム4の抽出面4 aは、導光板1の下面 1aに接触した状態となる。そして、色光しは、反射ブ リズム4によって、図中上方に向けて射出される。すな わち、下電極8の電位がほぼ接地電位に設定される場合 には、画素形成部30に含まれる光変調素子10は、光 を射出するオン状態となる。

> 【0076】一方、下電極8の電位が上電極7の電位に 対して比較的高く設定される場合には、図2 (B) に示 すように、上電極7は、下方に撓み、下電極8に近い位 置に配置される。このとき、反射プリズム4の抽出面4 aは、導光板1の下面1aから離れた状態となる。そし て、色光しは、導光板1の下面1aで全反射されて、導 光板1内を伝搬する。すなわち、下電極8の電位が高電 位に設定される場合には、画素形成部30に含まれる光 変調素子10は、光を射出しないオフ状態となる。

> 【0077】メモリセル21は、図1の制御回路55か ら供給される色画像データ信号 ø d に従って、アクチュ エータ部6を構成する下電極8の電位を設定することに より、光変調素子10のオン/オフ動作を制御する。

【0078】上記のように、画素形成部30は、メモリ セル21によって制御可能な光変調素子10を含んでお り、光変調素子10は、メモリセル21の出力状態に応 じて、色光しを図中上方に向けて射出することができ る。画像形成部54は、各画素形成部30から射出され る画素毎の光を用いて、色光しに応じた色画像光しaを 形成する。

【0079】なお、本実施例では、光変調素子10とし てESDが用いられている。ESDは、サブミクロンオ ーダの距離の移動で、光をスイッチングするので、比較 る。反射された光Laは、導光板1の下面1aに対して 50 的応答速度が速い。また、ESDは、スイッチングの際 15

に、光をほぼ完全にオン/オフすることができる。した がって、本実施例の画像表示装置50は、多階調で高コ

【0080】A-3. デジタル駆動装置: 図3は、図1 のデジタル駆動装置33の内部構成を示すブロック図で ある。デジタル駆動装置33は、半導体基板20(図 2) に形成されており、メモリセルアレイ (デジタル記 憶装置) 31と、行ラインドライバ45と、列ラインド ライバ42と、行ラインリセットドライバ49と、を備 ぞれ、図1の制御回路55から信号φa, φd, φrが 供給されているとともに、クロック信号CLY(#CL Y), CL(#CL), CLR(#CLR)が供給され ている。

【0081】なお、明細書中、符号の先頭に「#」が付 された信号は、図中、符号の上部にバーが付された信号 に対応しており、これらの信号は、「#」やバーが付さ れていない信号に対して、論理レベルが反転した信号で あることを意味している。

クス状 (アレイ状) に配列された複数のメモリセル21 (図2)を含んでおり、1画面分の色画像データを記憶 可能である。各メモリセル21は、一対のデータ端子2 9 d 1, 2 9 d 2 と、アドレス端子2 9 a と、リセット 端子29 p と、図示しない出力端子と、を有している。 なお、各メモリセル21の出力端子は、図2に示すよう に、各画素形成部30の下電極8に接続されている。

【0083】また、メモリセルアレイ31は、行ライン ドライバ(第1のドライバ回路)45と接続された複数 バ(第2のドライバ回路) 42と接続された複数の一対 のデータ線(第2の信号線)41a、41bと、行ライ ンリセットドライバ(第3のドライバ回路)49と接続 された複数のリセット線(第3の信号線)48と、を含 んでいる。各アドレス線44は、行方向(第1の方向) に沿って配列された1組のメモリセル群に含まれる1組 のアドレス端子群29aを並列に接続する。各一対のデ ータ線41a, 41bは、列方向(第1の方向に直交す る第2の方向)に沿って配列された1組のメモリセル群 に含まれる1組の一対のデータ端子群29 d 1, 29 d 40 送している。そして、各レジスタの出力Q, #Qは、イ 2を並列に接続する。各リセット線48は、行方向(第 1の方向) に沿って配列された1組のメモリセル群に含 まれる1組のリセット端子群29pを並列に接続する。 【0084】行ラインドライバ45は、各アドレス線4 4を介して、行方向に沿って配列された各組のメモリセ

ル群に対し、図中上から下に向かって順次、アドレス信 号(走査信号) Yを供給する。図4は、図3の行ライン ドライバ45の内部構成の一例を示すブロック図であ る。行ラインドライバ45は、3つのインバータで構成 されるレジスタを複数含むシフトレジスタ回路45a

ントラストの画像を表示することができる。

と、複数のANDゲートを含むAND論理回路45b と、を備えている。シフトレジスタ回路45 aは、シリ アルーパラレル変換機能を有しており、1番目のレジス タに与えられるパルス状のアドレス信号のaは、クロッ ク信号CLY、#CLYに従って、2番目以降のレジス タに順次転送されるとともに、各レジスタから出力され る。AND論理回路45bの各ANDゲートは、隣接す る2つのレジスタから供給されたデータの論理積を、ア ドレス信号Yとして出力する。これにより、AND論理 えている。なお、ドライバ45,42,49には、それ 10 回路45bは、時間的な分解能の比較的高いアドレス信 号Y、換言すれば、クロック信号CLY、#CLYによ りアドレス信号φaがシフトされる短い時間(クロック 信号CLY、#CLYの1/2周期) だけHレベルとな るアドレス信号Yを、出力することができる。なお、本 実施例の行うインドライバ45では、各ANDゲート に、イネーブル信号GEが供給されるので、アドレス信 号丫の出力をマスクすることができる。

【0085】列ラインドライバ42は、各一対のデータ 線41a,41bを介して、列方向に沿って配列された 【0082】メモリセルアレイ31は、2次元のマトリ 20 各組のメモリセル群に対し、一斉に、一対のデータ信号 D、#Dを供給する。図5は、図3の列ラインドライバ 42の内部構成の一例を示すブロック図である。列ライ ンドライバ42は、6つのインパータで構成されるレジ スタを複数含むシフトレジスタ回路42aと、複数のス イッチ対を含むアナログスイッチ回路42bと、を備え ている。シフトレジスタ回路42 aは、シリアルーパラ レル変換機能を有しており、1番目のレジスタに与えら れた色画像データ信号のdは、2番目以降のレジスタに 順次転送されるとともに、各レジスタから出力される。 のアドレス線(第1の信号線)44と、列ラインドライ 30 アナログスイッチ回路42bの各スイッチ対は、そのゲ ートに供給されるイネーブル信号WEに従って、一対の データ信号D. #Dの出力タイミングを制御する。この 信号WEにより、一対のデータ線41a、41bに一対 のデータ信号D、#Dを与えるタイミングを精度良く決 定することができる。

> 【0086】図6は、図5の列ラインドライバ42の動 作を示すタイミングチャートである。図示するように、 6つのインバータで構成される各レジスタ(図5)は、 クロック信号CLの立ち下がりエッジで順次データを転 ネーブル信号WEがHレベルとなったときに、データ信 号D、#Dとして、データ線41a、41bに供給され る.

> 【0087】なお、イネーブル信号WEがHレベルとな るとき、データ信号D、#Dを供給するべき一行のメモ リセル群にHレベルのアドレス信号Yが供給される。と れにより、各メモリセル21は、クロストークなどが発 生しない状態で、データを記憶することができる。

【0088】行ラインリセットドライバ49は、各リセ 50 ット線48を介して、行方向に沿って配列された各組の メモリセル群に対し、図中上から下に向かって順次、リ セット信号Rを供給する。図7は、図3の行ラインリセ ットドライバ49の内部構成の一例を示すブロック図で ある。行ラインリセットドライバ49は、3つのインバ ータで構成されるレジスタを複数含むシフトレジスタ回 路49aと、複数のANDゲートを含むAND論理回路 49 bと、を備えている。なお、シフトレジスタ回路4 9 a と A N D 論理回路 4 9 b とは、図 4 の 各回路 4 5 a. 45 a とほぼ同じである。AND論理回路49 b すれば、クロック信号CLR, #CLRによりリセット 信号φrがシフトされる短い時間(クロック信号CL R, #CLRの1/2周期) だけHレベルとなるリセッ ト信号Rを、出力する。

17

【0089】各メモリセル21は、3つのドライバ4 5, 42, 49から供給される信号Y. D. #D. Rに 従って、各光変調素子10(図2)の動作を制御する。 【0090】図8は、図3の各メモリセル21の内部構 成の一例を示すブロック図である。メモリセル21は、 つの転送索子(以下、スイッチング素子とも呼ぶ)28 a, 28 b と、を備えている。

【0091】記憶部23は、インバータ24と、自論理 の2入力NORゲート25とを備えており、インバータ 24とNORゲート25とは、ルーブ接続されている。 具体的には、インパータ24の入力端子には、NORゲ ート25の出力端子が接続されている。また、NORゲ ート25の一方の入力端子には、インバータ24の出力 端子が接続されており、他方の入力端子には、リセット 端子29pが接続されている。このように、メモリセル 30 像データをメモリセルアレイ31に書き込むとともに、 21は、2つの転送素子と、ループ接続された2つのイ ンパータとを備える、いわゆるSRAM回路である。こ うすれば、記憶部23を、比較的簡単に構成するととが できる. 【0092】2つのスイッチング素子28a,28b

は、CMOSで構成されたトランジスタ (アクティブ素 子)であり、アドレス端子29aから供給されるアドレ ス信号Yによって、その開閉動作が制御される。第1の スイッチング素子28 aは、第1のデータ端子29 d 1 のスイッチング素子28bは、第2のデータ端子29d 2とインパータ24の入力端子とに接続されている。 【0093】記憶部23にデータを記憶させるときに は、アドレス端子29 aから供給されるHレベルのアド レス信号Yによってスイッチング素子28a,28bが 閉じられ、データ端子29 d 1、29 d 2を介して供給 されるデータ信号D, #Dを用いて、記憶部23にデー タが書き込まれる。そして、スイッチング素子28a、 28 bが開くと、記憶部23 によってデータが保持され る.

【0094】NORゲート25の出力端子は、メモリセ ル21の出力端子290と接続されている。このため、 NORゲート25の出力信号Youtは、出力端子29 0を介して、光変調素子10に供給される。すなわち、 光変調素子10の動作は、記憶部23に記憶されたデー タによって制御される。

【0095】記憶部23によってデータが記憶されてい るときに、リセット端子29pにHレベルのリセット信 号Rが供給されると、記憶部23はリセットされる。と は、時間的な分解能の比較的高いリセット信号R、換言 10 のとき、記憶部23の出力は、記憶するデータに関わら ず、所定の状態に設定される。そして、記憶部23がリ セットされた場合には、光変調素子10もリセットされ て、所定の状態に設定される。

【0096】なお、図8のメモリセル21では、記憶部 23にHレベルのリセット信号Rが供給されると、出力 端子29 oからは、しレベル(低電位)の出力信号Yo u tが出力される。したがって、この場合には、光変調 素子10は、図2(A)に示すオン状態に設定されるは ずである。しかしながら、以下では、簡単のため、記憶 記憶部23と、記憶部23にデータを転送するための2~20~部23がリセットされると、光変調素子10はオフ状態 に設定されると仮定して説明する。

> 【0097】図9は、図3のデジタル駆動装置33の動 作を示すタイミングチャートである。カラーシーケンシ ャル方式を採用する画像表示装置50において、マルチ カラーの画像をスクリーンSC上に表示する場合には、 前述のように、画像形成部54に供給される各色光し毎 にメモリセルアレイ31に記憶される各色画像データを 書き換える必要がある。すなわち、1つの色光が、画像 形成部54に供給される期間に、その色光に適した色画 書き込まれた色画像データを消去する必要がある。メモ リセルアレイ31に書き込まれた色画像データが消去さ れたときには、換言すれば、各メモリセル21の記憶部 23がリセットされたときには、画像形成部54の各光 変調素子10は、上記の仮定の通り、光を射出しないオ フ状態に設定される。

【0098】時刻も1では、第1のフレーム期間の開始 を意味するアドレス信号 Φ a が、制御回路 5 5 から行う インドライバ45に供給される。なお、第1のフレーム とインバータ24の出力端子とに接続されている。第2~40 期間では、回転色フィルタ52(図1)は、制御回路5 5からモータ53に供給されるモータ制御信号omに従 って、第1の色光を画像形成部54に供給する。行ライ ンドライバ45は、アドレス信号 Φ & に従って、アドレ ス信号Yを複数のアドレス線44を介して順番に各行の メモリセル群に供給する。例えば、時刻t2では、アド レス信号YOが、第1番目のアドレス線44を介して、 第1行目のメモリセル群に供給される。そして、アドレ ス信号Yが供給された各行のメモリセル群は、各一対の データ線41a、41bを介して供給されるデータ信号 50 D, #Dをラッチする。各メモリセル21は、記憶した データに応じて、出力信号Youtを出力し、各光変調 素子10は、信号YoutがHレベルとなった場合に、 オン状態に設定される。

19

【0099】時刻tlから所定時間Tw経過後の時刻t 3では、リセット信号φrが、制御回路55から行ライ ンリセットドライバ49に供給される。そして、行ライ ンリセットドライバ49は、リセット信号のΓに従っ て、リセット信号Rを複数のリセット線48を介して順 番に各行のメモリセル群に供給する。すなわち、行ライ ンリセットドライバ49は、行ラインドライバ45が各 10 に設定される。 行のメモリセル群に対してアドレス信号Yを供給した後 の所定のタイミングで、各行のメモリセル群に対してリ セット信号Rを供給することができる。例えば、時刻t 2から所定時間Tw経過後の時刻 t 4 では、リセット信 号ROが、第1番目のリセット線48を介して、第1行 目のメモリセル群に供給される。そして、リセット信号 Rが供給された各行のメモリセル群は、強制的にリセッ トされる。 とのとき、各メモリセル21は、 しレベルの 出力信号Youtを出力し、各光変調素子10は、オフ 状態に設定される。

【0100】時刻t5から始まる第2のフレーム期間に おいても同様であり、との期間では、回転色フィルタ5 2は、第2の色光を画像形成部54に供給する。

【0101】とのように、本実施例のデジタル駆動装置 33は、1フレーム期間Tf内に、色画像データを書き 換えることが可能である。すなわち、デジタル駆動装置 33は、制御回路55から供給されるアドレス信号 oa およびリセット信号のFに従って、1フレーム期間Tf 内に、行うインドライバ45および行うインリセットド 出力させることができる。そして、1フレーム期間Tf 内に、アドレス信号Yとリセット信号Rとが各メモリセ ル21に与えられるので、1フレーム期間丁f内に、そ の色光に適した色画像データをメモリセルアレイ31に 書き込むとともに、書き込まれた色画像データを消去す ることができる。これにより、画像形成部54は、各フ レーム期間において、供給される色光しに適した色画像 光Laを射出することができ、この結果、各フレーム期 間毎に異なる色画像をスクリーンSC上に表示すること ができる。

【0102】図10は、従来のデジタル駆動装置の動作 を示すタイミングチャートである。従来のデジタル駆動 装置では、各メモリセルは、リセット端子を備えておら ず、リセット機能を有していない。このため、前述のよ うに、1画面の色画像を表すための1フレーム期間は、 2つのサブフレーム期間を含んでいる。すなわち、第1 のサブフレーム期間では、アドレス信号Yが複数のアド レス線を介して順番に各行のメモリセル群に供給され る。そして、アドレス信号Yが供給された各行のメモリ

は、記憶したデータに応じて、出力信号Youtを出力 し、各光変調素子は、信号YoutがHレベルの場合 に、オン状態に設定される。第2のサブフレーム期間で は、再びアドレス信号Yが複数のアドレス線を介して順 番に各行のメモリセル群に供給される。そして、アドレ ス信号Yが供給された各行のメモリセル群は、供給され るリセット状態に相当するデータを記憶する。このと き、各メモリセルは、リセット状態に相当するLレベル の出力信号Youtを出力し、各光変調素子はオフ状態

【0103】図9、図10を比較して分かるように、本 実施例の画像形成部54では、1画面の色画像を表示す るために、従来のように、アドレス信号Yの走査を複数 回繰り返す必要がない。すなわち、本実施例の画像形成 部54においては、アドレス信号Yの走査を1回行う毎 に1画面の色画像を表示することが可能となっている。 これは、本実施例のメモリセル21では、従来のよう に、各メモリセルに、アドレス信号を再度供給すること によって、リセット状態に相当するデータを供給しなく 20 ても、記憶部23を強制的にリセットすることができる ためである。このように、本実施例のデジタル駆動装置 33は、色画像データを比較的高速に書き換えることが できるので、1フレーム期間Tfを短くすることができ る。これにより、色画像表示の時間的な分解能を比較的 高くすることができ、この結果、より多階調の画像を表 示することが可能となる。

【0104】また、従来のデジタル駆動装置では、光変 調素子のオン期間は、1サブフレーム期間Tsfと同じ 時間に決定されてしまう。しかしながら、本実施例のデ ライバ49に、アドレス信号Yおよびリセット信号Rを 30 ジタル駆動装置33においては、所定時間Twを1フレ ーム期間Tf内の適当な時間に変更することにより、行 ラインリセットドライバ49は、行ラインドライバ45 が各行のメモリセル群に対してアドレス信号Yを供給し た後の所望のタイミングで、各行のメモリセル群に対し てリセット信号Rを供給することができる。このように すれば、光変調素子の光の射出時間Twを調整すること ができ、この結果、色画像の明るさを調整することが可 能となる。例えば、所定時間Twを比較的長く設定すれ ば、画像形成部54における光の利用効率を向上させる 40 ことができ、この結果、より明るい画像を表示すること ができる。

【0105】さらに、図9では、第1および第2のフレ ーム期間の双方において、リセット信号Rは、アドレス 信号Yが出力された後の所定時間Tw経過後に出力され ているが、所定時間Twは、フレーム期間毎に変更して もよい。例えば、回転色フィルタ52から射出される3 つの色光のうち、特定の色光が用いられるフレーム期間 において、所定時間Twを比較的長く設定するようにし てもよい。こうすれば、画像表示装置50は、色画像毎 セル群は、データ信号をラッチする。各メモリセル21 50 に明るさを調整することができ、この結果、画像のカラ ーバランスを容易に調整することが可能となる。

【0106】A-4. 変形例:図11は、メモリセル2 1(図8)の第1の変形例を示すブロック図である。図 11に示すメモリセル21Aは、図8とほぼ同じである が、記憶部23Aは、ループ接続されたインバータ24 と2入力NANDゲート25Aとを備えている。そし て、インバータ24の出力端子が、メモリセル21Aの 出力端子290と接続されている。また、このメモリセ ル21Aでは、リセット端子29pはNANDゲート2 ット信号#Rが供給されるときに、記憶部23Aがリセ ットされる。なお、記憶部23Aがリセットされたとき には、Lレベルの出力信号Youtが出力される。

【0107】図12は、メモリセル21(図8)の第2 の変形例を示すブロック図である。図12に示すメモリ セル21日は、図11とほぼ同じであり、記憶部23日 は、ループ接続されたインバータ24と2入力NAND ゲート25 Bとを備えている。ただし、記憶部23 B内 のインバータ24の出力端子は、電圧変換用のバッファ 回路27を介して、メモリセル21Bの出力端子29o 20 と接続されている。このように、バッファ回路27を用 いれば、各メモリセル21Bは、任意の電圧レベルで出 力することができるとともに、記憶部23 B自体の消費 電力を低減させることができる。これにより、任意の電 圧レベルで駆動する光変調素子10を駆動することが可 能となる。なお、配憶部23BがLレベルのリセット信 号#Rによってリセットされたときには、Lレベルの出 力信号Youtが出力される。

【0108】図13は、メモリセル21 (図8) の第3 の変形例を示すブロック図である。図13に示すメモリ 30 セル210は、図11とほぼ同じであるが、記憶部23 Cは、ループ接続されたインバータ24と2入力NOR ゲート250とを備えている。また、このメモリセル2 1Cでは、リセット端子29pはNORゲート25Cの 入力端子と接続されているので、Hレベルのリセット信 号Rが供給されるときに、記憶部23Cがリセットされ る。なお、記憶部23Cがリセットされたときには、H レベルの出力信号Youtが出力される。したがって、 このメモリセル21Cは、Hレベルの出力信号Yout が供給される場合にオフ状態に設定される図2の光変調 40 れているが、セット信号やセット端子などのように「セ 素子10に適している。

【0109】図14は、メモリセル21 (図8) の第4 の変形例を示すブロック図である。 図14 に示すメモリ セル21 Dは、図8とほぼ同じであるが、記憶部23 D は、ループ接続されたインバータ24と負齢理の2入力 NANDゲート25Dとを備えている。また、このメモ リセル21Dでは、リセット端子29pはNANDゲー ト25Dの入力端子と接続されているので、Lレベルの リセット信号Rが供給されるときに、記憶部23Dがリ きには、Hレベルの出力信号Youtが出力される。し たがって、このメモリセル21Dも、Hレベルの出力信 号You tが供給される場合にオフ状態に設定される図 2の光変調素子10に適している。

【0110】図15は、デジタル駆動装置33(図3) の変形例を示すブロック図である。図15に示すデジタ ル駆動装置33Aは、図3とほぼ同じであるが、列ライ ンドライバは、2つの部分列ラインドライバ42A.4 2 Bを備えている。なお、2 つの部分列ラインドライバ 5 Aの入力端子と接続されているので、レレベルのリセ 10 42 A、42 Bは、図3の列ラインドライバ42が2つ に分離されたものに相当する。そして、各部分列ライン ドライバ42A、42Bには、色画像データ信号のd 1、 φ d 2 がそれぞれ与えられ、各部分列ラインドライ パ42A、42Bは、メモリセルアレイ31に含まれる 複数のメモリセルのうちの半分に、データ信号 D. # D を供給する。とうすれば、各部分列ラインドライバ42 A、42Bが、シリアルーパラレル変換するデータ量を 減少させることができるので、各メモリセル21に、デ ータ信号D, #Dを比較的速く供給することができる。 【0111】なお、図15では、2つの部分列ドライバ が用いられているが、3つ以上の複数の部分列ドライバ を用いるようにしてもよい。一般には、複数の部分ドラ イバ回路のそれぞれは、複数のメモリセルのうちの少な くとも一部に、データ信号を供給可能であればよい。な お、複数の部分列ドライバを備えるデジタル駆動装置 は、解像度の比較的高い画像表示装置に適している。 【0112】以上説明したように、本実施例の画像表示 装置50は、デジタル駆動装置33,33Aと、光変調 装置35と、を備えており、デジタル駆動装置33.3 3Aは、マトリクス状に配列された複数のメモリセル2 1,21A~21Dを含むメモリセルアレイ31を備え ている。そして、各メモリセル21、21A~21D は、リセット端子29pを備えている。これにより、記 憶部23,23A~23Dに記憶されたデータに関わら ず、記憶部23、23A~23Dの出力を、容易に所定 の状態に設定することができ、この結果、光変調素子1 0を容易に所定の状態に設定することが可能となる。 【0113】なお、本明細書では、リセット信号やリセ ット端子などのように「リセット」という文言が用いら ット」という文言が用いられる場合もある。すなわち、 本明細書における「リセット」は、「セット」と同義で ある。

【0114】B. 第2実施例: 図16は、第2実施例に おけるデジタル駆動装置33°の内部構成を示すブロッ ク図である。本実施例のデジタル駆動装置33'は、第 1実施例のデジタル駆動装置33(図3)とほぼ同じで あるが、メモリセルアレイ31' に含まれるメモリセル 21 は、データ端子29 d 1を1つのみ有している。 セットされる。なお、記憶部23Dがリセットされたと 50 具体的には、第1実施例では、列ラインドライバ42

は、一対のデータ線41a,41bを介して、一対のデ ータ信号D, #Dを出力しており、各メモリセル21 は、一対のデータ信号D、#Dをラッチしている。これ に対し、本実施例では、列ラインドライバ42'は、1 本のデータ線41を介して、1つのデータ信号Dを出力 しており、各メモリセル21°は、1つのデータ信号D をラッチしている。

23

【0115】図17に、図16の各メモリセル21°の 内部構成の一例を示すブロック図である。このメモリセ 子28aを1つのみ備えており、スイッチング素子28 aと接続されたデータ端子29dlには、データ信号D が供給されている。

【0116】このようなメモリセル21、を用いても、 第1実施例のメモリセル21と同様に、記憶部23に記 憶されたデータに関わらず、記憶部23の出力を、容易 に所定の状態に設定することが可能なメモリセルを構成 することができる。

【0117】B-1. 変形例:図18, 図19, 図2 し第4の変形例を示すブロック図である。図18~図2 1に示すメモリセル21A', 21B', 21C' 1D'は、それぞれ図11~図14に示すメモリセル2 1A, 21B, 21C, 21Dとほぼ同じであるが、い ずれもスイッチング素子28aを1つのみ備えており、 スイッチング素子28 aと接続されたデータ端子29 d 1には、データ信号Dが供給されている。

【0118】図22は、デジタル駆動装置33'(図1 6)の変形例を示すブロック図である。図22に示すデ ジタル駆動装置33A'は、図16とほぼ同じである が、列ラインドライバは、2つの部分列ラインドライバ 42A', 42B'を備えている。こうすれば、図15 に示すデジタル駆動装置33Aと同様に、各部分列ライ ンドライバ42A', 42B'が、シリアルーパラレル 変換するデータ量を減少させることができるので、各メ モリセル21'に、データ信号Dを比較的速く供給する ことができる.

【0119】なお、本発明は上記の実施例や実施形態に 限られるものではなく、その要旨を逸脱しない範囲にお いて種々の態様において実施することが可能であり、例 40 【0128】(7)上記実施例では、画像表示装置50 えば次のような変形も可能である。

【0120】(1)上記実施例では、回転色フィルタ5 2は、赤、緑、青の3つの色光を順次抽出して射出して いるが、とれに代えて、中間色などの異なる色光を順次 抽出して射出するようにしてもよい。また、光源装置5 1と回転色フィルタ52との組み合わせに代えて、赤、 緑、青の3つの単色光を個別に射出する光源装置(例え ば、LED) を用いるようにしてもよい。

【0121】(2)上記実施例では、光変調素子10の 上電極7を共通の接地電位に設定し、下電極8に与える 50 を示す説明図である。

電位を変化させているが、上電極7と下電極8とに与え る電位の関係を逆転させてもよい。ただし、光変調素子 10を2次元マトリクス状に配列する場合には、すべて の光変調素子10の上電極7の電位が共通の電位となる ように、上電極7を接地することが好ましい。

【0122】(3)上記実施例では、アクチュエータ部 6は、2つの電極(上電極および下電極)を備えている が、さらに、2つの電極間で動く中間電極を備えるよう にしてもよい。この場合には、2つの電極を極性の異な ル21 は、図8とほぼ同じであるが、スイッチング紫 10 る電位に設定し、メモリセルの出力を中間電極に与え、 反射プリズム4が中間電極に連動するようにすればよ い。こうすれば、メモリセルの出力電圧が比較的低い場 合にも、中間電極を移動させることができるという利点 がある。

> 【0123】また、2つの電極を用いて静電駆動するア クチュエータ部6に代えて、ピエゾ素子を含むアクチュ エータ部を用いるようにしてもよい。

【0124】(4)上記実施例では、光変調装置35 は、各光変調素子10としてエバネセント光スイッチン 0, 図21は、メモリセル21'(図17)の第1ない 20 グ素子(ESD)を用いているが、液晶やDMD(デジ タルマイクロミラーデバイス: T I 社の商標) などの他 の光変調素子を用いるようにしてもよい。また、外部か ら与えられた光を変調 (スイッチング) して射出する光 変調素子に代えて、有機EL(Electroluminescence) 素子などの自発発光素子を用いるようにしてもよい。

> 【0125】一般には、画像表示装置は、デジタル駆動 装置に含まれる複数のメモリセルの出力に応じて、光を 射出する複数の光射出素子を含む光射出装置を備えてい ればよい.

30 【0126】(5)上記実施例では、図9に示すよう に、1フレーム期間を用いて1画面の画像が表示されて いるが、複数のサブフレーム期間を用いて1画面の画像 を表示する場合にも、本発明を適用することが可能であ る。 こうすれば、1 画面の画像の表示時間を比較的長く することができるという利点がある。

【0127】(6)上記実施例では、記憶部として、リ セット機能付きのSRAM回路を用いているが、これに 代えて、リセット機能付きのサンブルホールド回路を用 いるようにしてもよい。

として、スクリーンSC上に画像を表示するプロジェク タを例に説明しているが、画像表示装置は、直視型の表 示装置であってもよい。

【0129】(8)上記実施例では、カラーシーケンシ ャル方式を採用する画像表示装置50について説明した が、他の方式を採用する画像表示装置に本発明を適用す るようにしてもよい。

【図面の簡単な説明】

【図1】本発明の第1実施例における画像表示装置50

25 【図2】図1の画像形成部54を拡大して示す説明図である。

【図3】図1のデジタル駆動装置33の内部構成を示す ブロック図である。

【図4】図3の行ラインドライバ45の内部構成の一例を示すブロック図である。

【図5】図3の列ラインドライバ42の内部構成の一例を示すブロック図である。

【図6】図5の列ラインドライバ42の動作を示すタイミングチャートである。

【図7】図3の行ラインリセットドライバ49の内部構成の一例を示すブロック図である。

【図8】図3の各メモリセル21の内部構成の一例を示すブロック図である。

【図9】図3のデジタル駆動装置33の動作を示すタイミングチャートである。

【図10】従来のデジタル駆動装置の動作を示すタイミングチャートである。

【図11】メモリセル21 (図8)の第1の変形例を示すブロック図である。

【図12】メモリセル21(図8)の第2の変形例を示すブロック図である。

【図13】メモリセル21(図8)の第3の変形例を示すブロック図である。

【図14】メモリセル21(図8)の第4の変形例を示すブロック図である。

【図15】デジタル駆動装置33(図3)の変形例を示すブロック図である。

【図16】第2実施例におけるデジタル駆動装置33°の内部構成を示すブロック図である。

【図17】図16の各メモリセル21'の内部構成の一例を示すブロック図である。

【図18】メモリセル21 (図17)の第1の変形例を示すブロック図である。

【図19】メモリセル21'(図17)の第2の変形例を示すブロック図である。

【図20】メモリセル21'(図17)の第3の変形例を示すブロック図である。

【図21】メモリセル21'(図17)の第4の変形例を示すブロック図である。

【図22】デジタル駆動装置33'(図16)の変形例を示すブロック図である。

【符号の説明】

1…導光板

la…下面(全反射面)

lb…上面(全反射面)

4…反射プリズム

4 a …抽出面

5…サポート構造

6…アクチュエータ部

7…上電極

8…下電極

9…アンカープレート

9 a …支柱

10…光変調素子 (光スイッチング素子)

20…半導体基板

20 a…最上面

21, 21A, 21B, 21C, 21D...メモリセル

21', 21A', 21B', 21C', 21D' --- x

26

10 モリセル

23, 23A, 23B, 23C, 23D…記憶部

24…インバータ

25…負論理のNORゲート

25A…NANDゲート

25B…NANDゲート

25C…NORゲート

25 D…負論理のNANDゲート

27…バッファ回路

28a, 28b…スイッチング素子

20 29 a…アドレス端子

29 d 1, 29 d 2…データ端子

29 p…リセット端子

29 o…出力端子

30…画素形成部

31, 31' …メモリセルアレイ

32…スイッチング部

33, 33A, 33', 33A'…デジタル駆動装置

35…光変調装置

41…データ線

30 41a, 41b…一対のデータ線

42…列ラインドライバ

42A、42B…部分列ラインドライバ

42A', 42B'…部分列ラインドライバ

4 2 a …シフトレジスタ回路

42b…アナログスイッチ回路

44…アドレス線

45…行ラインドライバ

45 a…シフトレジスタ回路

45 b ··· A N D 論理回路

40 48…リセット線

49…行ラインリセットドライバ

49 a…シフトレジスタ回路

49b…AND論理回路

50…画像表示装置(プロジェクタ)

5 1 …光源装置

52…回転色フィルタ

53…モータ

54…画像形成部

55…制御回路

50 56…投写レンズ

28

SC…スクリーン

L…色光

La…色画像光

CL. CLR, CLY…クロック信号

Y…アドレス信号

D…データ信号

*R…リセット信号

(15)

Yout…出力信号

φα···アドレス信号

φ d ···色画像データ信号


φm…モータ制御信号


φ Γ …リセット信号

【図2】




27







(8) オフ状態




【図4】




【図5】




[図3]




【図6】




【図17】




[図7]




(図8)





(図11)




【図9】












【図16】





【図22】



フロントページの続き

(51)Int.Cl.' 識別記号 Fi.. テロンド (参考)
GllC 11/413 GllC 11/34 J
11/41 K
11/40 B

(72)発明者米窪政敏F ターム(参考)2H041 AA11 AB13 AB40 AC06 AZ05長野県諏訪市大和三丁目3番5号セイコ58015 HH01 3300 KA13 KB48 KB50ーエブソン株式会社内KB52 KB84 NN03

5C006 AA21 BB16 BC06 BF03 BF26

EA03 EC11 5C080 AA10 BB05 CC03 DD01 DD06 EE30 FF11 FF12 JJ02 JJ03

JJ04 JJ06